SERDES de 224G: la base de los centros de datos hiperescala, la inteligencia artificial y las aplicaciones de computación de alto rendimiento
SERDES de 224G es una tecnología de interfaz de alta velocidad que sustenta los enlaces de 1,6 Tb de próxima generación. Obtener señales 224G del ASIC a la interconexión y más allá continúa siendo un reto para la implementación y la ampliación de enlaces de 1,6 Tb.
Cada enlace de 1,6 Tb emplea ocho carriles de señales 224G. En el caso de Ethernet, se ejecuta en realidad a 212,5 Gb/s, lo que incluye cierto overhead para la corrección de errores hacia delante (FEC), lo que se conoce como “FEC externa” según los códigos de corrección de errores de Reed-Solomon. Esto proporciona una protección suficiente para un enlace eléctrico confiable del ASIC al módulo. La norma IEEE 802.3.dj define una FEC interna adicional (que a veces se denomina FECi) que proporciona una ganancia de codificación adicional para ayudar a cerrar el enlace para enlaces ópticos más exigentes.
PAM-4 permite una potente tecnología SERDES basada en DSP
Se puede decir que estamos adentrándonos en la tercera generación de las señales eléctricas PAM-4. La modulación PAM-4 está establecida desde 400 GbE (con ocho carriles de 53 Gbd).
Un cambio significativo asociado a la adopción de PAM-4 ha hecho que surja la potente tecnología SERDES basada en el procesamiento digital de señales (DSP). Mediante filtros DSP avanzados y la recuperación de reloj y datos (CDR) basada en DSP, la tecnología SERDES puede gestionar deficiencias de canales complejas, incluidas la pérdida y reflexiones que podrían resultar extremadamente complicadas con una tecnología SERDES analógica. Por supuesto, la tecnología analógica todavía desempeña un papel fundamental en la tecnología SERDES basada en DSP. Gran parte del procesamiento inicial se realiza con técnicas analógicas antes del convertidor de formato analógico a digital (ADC) dentro del bloque DSP, pero las técnicas DSP constituyen el pilar de la tecnología para permitir canales PAM-4 224G.
Con velocidades tan altas, los errores de canal ocurren y ocurrirán. Por eso el IEEE incorporó la FEC en los enlaces. No obstante, a medida que las velocidades aumentan y la complejidad del DSP va a más, las simples mediciones de la BER no son adecuadas para el mundo de 1,6 Tb.
Por qué la simple BERT no vale
En la transmisión se producen errores. Deficiencias como las pérdidas, la diafonía, el ruido y las reflexiones se combinan en un canal y afectan a la señal, de modo que se degrada la relación de señal-ruido y eso provoca errores en última instancia. Si se combina con la tecnología SERDES basada en DSP, puede pasar un rastro de errores a una lógica de nivel superior como la subcapa de codificación física (PCS) y la FEC. Y, lo que es más grave, puede derivar en ráfagas de errores que planteen desafíos para su análisis con simples herramientas de BERT.
La tecnología SERDES 224G que sustenta los enlaces de 1,6 Tb requiere herramientas mucho más sofisticadas que una simple BERT. Gracias a nuestra experiencia a partir de la tecnología PAM-4 53G, VIAVI presta su apoyo a diversas empresas para desarrollar, depurar y suministrar dispositivos de 1,6 Tb en línea con la última generación de la tecnología SERDES 224G.
En VIAVI fuimos los primeros en introducir una solución de pruebas de 1,6 Tb/s en el mercado y nos hemos dedicado a prestar nuestro apoyo al ecosistema ayudando a los clientes a desarrollar y validar módulos de 1,6 Tb/s en todo el mundo
VIAVI puede ayudarle
Póngase en contacto con nosotros a través de estos enlaces si le interesa obtener más información sobre nuestros avances en las pruebas con 1,6 Tb/s: VIAVISolutions.com.mx o el equipo de aplicaciones de VIAVI.
