VIAVI „400G FEC validation test suite“ adressiert anspruchsvolle FEC-Entwicklungsthemen

Die optische Übertragungstechnik mit Bitraten von 400 Gbit/s bedeutet für die Entwickler eine Anzahl neuer Herausforderungen. Dazu gehören:

• Der Schritt von der NRZ-(Non-Return-to-Zero) Modulation, wie sie für Raten bis 10 Gbit/s benutzt wird, hin zur PAM-4-Modulation (Puls-Amplituden-Modulation mit 4 Zuständen).
• Das Vorhandensein einer gewissen Hintergrund-Fehlerrate muss akzeptiert werden, die ‚Null Bitfehler‘-Zielvorgabe ist nicht mehr gültig.
• Der neue QSFP-DD Transponder-Formfaktor stellt hohe Anforderungen bezüglich Wärmeabführung und Systemintegration bei gleichzeitig hohem Preisdruck.

Eines der schwierigsten Themen für die Entwickler ist die Implementierung der „Forward Error Correction“ (FEC), die notwendig ist, um ein nicht komplett fehlerfrei übertragbares Ethernet-Signal wieder akzeptabel zu machen. VIAVI ist ein Pionier auf dem Gebiet der FEC-Stresstests, sowohl für die 100G  als auch die 400G Ethernet-Übertragungstechnik. Mit der Testplattform ONT-800 (Optical Network Tester) helfen wir Designern und Entwicklern solcher FEC-basierender Systeme, die wichtigsten Probleme der FEC-Logik und FEC-Hardware zu adressieren.

Nur mit Hilfe der Fehlerkorrektur durch die FEC gelingt es, 400 Gbit/s PAM-4-Übertragungsstrecken fehlerfrei zu betreiben. Hierfür wird die sogenannte RS KP4 FEC (Reed-Solomon-FEC) verwendet. Diese wurde so konzipiert, dass sie ein breites Spektrum möglicher auftretender Bitfehler-Szenarien korrigieren kann; dies bei möglichst geringen Ansprüchen an die FEC-Elektronik (ASIC/FPGA) und bei minimaler zusätzlicher Signalverzögerung.

Das ausführliche Testen der FEC-Funktionalität ist eine große Herausforderung, aber notwendig, um das Zusammenwirken der verschiedenen 400GE-Komponenten sicherzustellen. Dazu müssen verschiedene Aspekte der FEC getestet werden.

VIAVI hat das Konzept eines FEC-Stresstests für 100GE und 400GE entwickelt und somit dazu beigetragen, dass die Bauteile verschiedener Hersteller unter allen möglichen Fehlerszenarien miteinander kompatibel sind.

Der Stresstest für die FEC-Logik blendet eine große Anzahl deterministische Übertragungsfehler-Szenarien in den Datenstrom ein, so dass möglichst viele der theoretisch möglichen Fehlerzustände simuliert werden können. Nach Durchlaufen dieses Stresstests können unsere Kunden sicher sein, dass die FEC-Implementierung logisch korrekt funktioniert.

Nun geht VIAVI noch einen Schritt weiter und erweitert den FEC-Logiktest um den speziellen „FEC Power Integrity Test“. Hier geht es also darum festzustellen, ob das Verarbeiten bestimmter FEC-Szenarien negative Einflüsse auf die Spannungsversorgung der eingesetzten ASICs oder FPGAs hat.

Das dynamische Verhalten der FEC-Schaltkreise stellt eine besondere Herausforderung dar: Typischerweise sind diese Schaltungen als XOR Gate-Arrays implementiert. Wenn viele Fehlerereignisse eintreffen, resultiert dies in einem gleichzeitigen „Kippen“ vieler Gatter, welches dann den Strombedarf der FEC-Elektronik kurzzeitig stark erhöht. Solche Stromspitzen können Rückwirkungen auf die Spannungsversorgung haben, welches im Extremfall zu einer Fehlfunktion bis hin zum Komplettausfall der FEC-Elektronik führen kann. Die Ursachen eines solchen Fehlverhaltens sind später im Betrieb extrem schwer zu finden. Daher ist es wichtig, bereits in der Design-Phase von Transpondern und anderen 400GE FEC-Subsystemen auszuschließen, dass es zu solchen Störungen kommen kann. Der VIAVI Power-Integrity-Stress-Test erzeugt ganz gezielte Fehlerszenarien, die solche Stromspitzen in der FEC-Elektronik auslösen können.

Der Prüfling muss dann alle eingeblendeten Fehler problemlos korrigieren und darf, auch unter diesem Stress, keinerlei Fehlfunktion zeigen. Erst die Kombination aus FEC-Logik und FEC-Power-Integrity-Test gibt den Entwicklern von FEC-basierten Systemen die Sicherheit, dass die FEC-Algorithmen richtig implementiert sind und dass das Hardware-Layout immun ist gegen auftretende Stromspitzen.

Potentielle Ursachen für Rückwirkungen auf die Spannungsversorgung können sowohl im Chip selbst, als auch im Design der externen Spannungsversorgung und deren Entkopplungselementen liegen.

Besuchen Sie unsere 400G-Webseite um mehr über unsere branchenführenden Lösungen zu erfahren.